ICC訊 對(duì)于Fraunhofer IZM-ASSID晶圓級(jí)系統(tǒng)集成負(fù)責(zé)人Manuela Jungh?hnel而言,半導(dǎo)體主權(quán)不僅關(guān)乎芯片制造,更在于封裝、堆疊與部署能力。在2025年6月17日德國(guó)德累斯頓舉行的"薩克森硅谷日"活動(dòng)上,她闡述了歐洲如何通過(guò)300毫米晶圓上的3D異質(zhì)集成技術(shù),重新奪回先進(jìn)半導(dǎo)體封裝領(lǐng)域的戰(zhàn)略地位。
在接受《EE Times Europe》獨(dú)家專訪時(shí),Jungh?hnel揭示了團(tuán)隊(duì)如何彌合高端研究與工業(yè)應(yīng)用之間的鴻溝。其背后是一套融合公共資金、頂尖研究與產(chǎn)業(yè)化的歐洲創(chuàng)新模式。
構(gòu)建覆蓋AI至量子的本土生態(tài)
Fraunhofer IZM-ASSID坐落于前奇夢(mèng)達(dá)工廠舊址,與GlobalFoundries隔街相望,毗鄰博世、英飛凌及在建的ESMC超級(jí)工廠。這個(gè)成立15年的機(jī)構(gòu)專注于300毫米晶圓異質(zhì)集成——這項(xiàng)技術(shù)此前在歐洲尚無(wú)工業(yè)級(jí)應(yīng)用。
"我們不與大規(guī)模晶圓廠競(jìng)爭(zhēng),"Jungh?hnel表示,"而是為需要小批量、高性能系統(tǒng)的企業(yè)提供先進(jìn)封裝與3D集成服務(wù)。"隨著AI推理向邊緣端遷移、量子計(jì)算需要特殊互連,以及功耗與散熱成為芯片關(guān)鍵指標(biāo),將傳感器、邏輯單元、存儲(chǔ)器和光器件緊密集成的能力已具有戰(zhàn)略意義。
團(tuán)隊(duì)打造了"工業(yè)級(jí)試驗(yàn)線",核心技術(shù)包括硅通孔、微凸塊鍵合和重分布層。Jungh?hnel強(qiáng)調(diào):"我們引入了全自動(dòng)化設(shè)備、晶圓廠級(jí)潔凈室和工藝控制系統(tǒng),這在研究機(jī)構(gòu)中很罕見。"
帶有流體通道的300毫米硅中介層晶圓(用于主動(dòng)冷卻)(Fraunhofer IZM-ASSID,攝影:Silvia Wolf)
技術(shù)路線:從10微米間距到量子低溫封裝
當(dāng)前研究重點(diǎn)包括:將互連間距縮小至10微米以下,開發(fā)嵌入微腔與直接液體冷卻的轉(zhuǎn)接板技術(shù),以及用于超高密度集成的混合鍵合工藝。在量子計(jì)算領(lǐng)域,團(tuán)隊(duì)正為德國(guó)"QSolid"項(xiàng)目開發(fā)可在毫開爾文溫度下工作的超導(dǎo)封裝方案,旨在用高密度低溫互連取代現(xiàn)有數(shù)公里長(zhǎng)的電纜系統(tǒng)。
采用10微米間距超細(xì)銅混合鍵合接觸的已安裝芯片粒(Fraunhofer IZM-ASSID,攝影:Silvia Wolf)
共享基礎(chǔ)設(shè)施戰(zhàn)略
作為《歐洲芯片法案》APECS試驗(yàn)線計(jì)劃的關(guān)鍵執(zhí)行方,F(xiàn)raunhofer IZM-ASSID將投資9500萬(wàn)歐元擴(kuò)建900平方米潔凈室,打造面向初創(chuàng)企業(yè)、中小院校的芯片粒系統(tǒng)共享平臺(tái)。"與其讓每個(gè)實(shí)驗(yàn)室自建300毫米產(chǎn)線,不如集中建設(shè)具備工業(yè)級(jí)可靠性的共享設(shè)施,"Jungh?hnel指出。
相較于新建晶圓廠的宏大宣言,Jungh?hnel的觀點(diǎn)更為深刻:主權(quán)不僅需要制造能力,更需掌握從封裝到部署的全鏈條技術(shù)。在AI、高性能計(jì)算與量子技術(shù)的競(jìng)賽中,她認(rèn)為"芯片互連處才是真正的戰(zhàn)場(chǎng)"。
這場(chǎng)演講沒(méi)有產(chǎn)品發(fā)布或政策游說(shuō),而是展現(xiàn)了歐洲半導(dǎo)體復(fù)興的底層邏輯:以扎實(shí)的工程技術(shù)構(gòu)建持久競(jìng)爭(zhēng)力。正如Jungh?hnel所言:"集成不再是瓶頸,而是戰(zhàn)略支點(diǎn)。"
原文鏈接:Europe Bets on Heterogeneous Integration on 300-mm Wafers | https://www.eetimes.eu/europes-strategic-bet-heterogeneous-integration-on-300-mm-wafers/?_gl=1*1wnjzgj*_gcl_au*MzgzNjg2ODEuMTc0NDA3OTI1OQ..*_ga*MTgyNjI4ODkyMS4xNzMyNDk2MTcx*_ga_ZLV02RYCZ8*czE3NTA4OTkzMTEkbzc2JGcwJHQxNzUwODk5MzExJGo2MCRsMCRoMA..